

グローバル COE 共催事業

国際シンポジウム「シリコンベース先端ナノデバイスに関する国際ワークショップ」

セミナーレポート

主催：日本学術振興会第 165 委員会

日時：平成 19 年 11 月 9 日（金）

場所：大阪大学 工学部 E3-112 会議室

概要：

シリコン LSI の性能は年毎に大幅に向上しており、それを取り込んだ集積回路技術は現代の情報化社会に不可欠なものになっている。LSI で使用されている MOSFET は年毎に縮小化され、今では LSI



の性能向上に向けてナノメーターサイズまで小さくなっている。しかし、このようなサイズの素子は本質的な幾つかの問題を抱えている。例えば、ナノサイズの物理、ナノデバイスの制御や設計などである。本 COE では、ナノスケールデバイスに特有の現象を理解するため、本「シリコンベース先端ナノデバイスに関する国際ワークショップ」を開催した。その目的はこの分野で活躍している海外の著名な研究者を招待し、問題の解決に向け、最近の技術を世界レベルで情報交換することにある。主催者側としては、最新の名のデバイスの研究成果を持ち寄り、実際のデータを使って問題点を明らかにし、議論を進めた。

講演内容：

Prof. Asen Asenov, "Simulation of Atomic Scale Statistical Variability in Nano-CMOS Using DD, MC and QT Techniques"

Dr. Supratik Guha, "Semiconductor Nanowire Devices and Doping Behavior"

Dr. Donggun Park, "Silicon Nanowire CMOSFETs: Fabrication, Characteristics, and Memory Application"

Prof. Guo-Qiang Lo, "Si/SiGe-Nanowire Technology Platform and Devices Applications based on Top-Down Approach"

Prof. Shinichi Takagi, "High Performance CMOS Device Technologies using New Channel"

Prof. Iain Thayne, "III-V MOSFETs for Silicon Co-Integration"

Prof. Suman Datta, "Prospects of Ultra-High Mobility Narrow Gap Semiconductor Quantum Wells for Very Low-Power Logic Applications"

Prof. Shinjiro Hara, "III-V Semiconductor Nanowires and Their Device Applications"