平成21年度 実績報告書
15/156

研究部門成果報告インテグレーション支援部門図2 1V動作2.4GHz 可変負荷ミキサの(a)回路図と (b) チップ写真(180nm CMOSプロセス使用)(a)(b)参考文献[1]J. Wang, T. Matsuoka, and K. Taniguchi, “A 0.5 V Feedforward Delta-Sigma Modulator with Inverter-Based Integrator," the 35th European Solid-State Circuits Conference, Sep. 14-18, 2009, Athens, pp. 328-331. [2]T. Matsuoka, J. Wang, T. Kihara, H. Ham, and K. Taniguchi, “Low-Voltage Wireless Analog CMOS Circuits toward 0.5 V Operation," IEICE Trans. Fundamentals, Vol. E93-A, No. 2, pp. 356-366, Feb. 2010.[3]B. Wei, Y. Dai, J. Wang, T. Matsuoka, and K. Taniguchi, "Design of a low-voltage CMOS mixer based on variable load technique," IEICE Electronics Express, Vol. 7, No. 7, pp. 473-479, 2010.[4]T. Kamata, K. Okui, M. Fukasawa, K. Tanaka, C. Go, N. Motoyama, T. Matsuoka, and K. Taniguchi, "528mW Zero-IF Full-segment ISDB-T CMOS Tuner with 10th-order Channel Filters," 2009 Symposium on VLSI Circuits, June 16-18, 2009, Kyoto, pp. 276-277.4. チャネル・フィルタ搭載Zero-IFフル・セグメント ISDB-T CMOS チューナICの開発 民間企業との連携により、Zero-IF方式を採用したISDB-T準拠フル・セグメント用地上波デジタル放送用TVチューナICを0.25μm RF-CMOSプロセスを用いて開発し(図3参照)、ワイドレンジ(92dB)と低電力(528mW@3.3V)を達成した。外部素子であるSAWフィルタ2段の代わりに10次フィルタを用いてIC上に同等機能を搭載した。このフィルタの低電力化のため、1段のみの利得段で構成し素子数を削減した。これにより開ループ利得が低下しフィルタ特性の帯域内リップルが増加するが、一部の容量をデジタル的に補正可能な容量アレイとして追加しリップル調整機能を搭載することで対応した。5. まとめ 以上、微細化・低電源電圧化に向けたRF・アナログ集積回路技術の研究開発における平成21年度の主な研究成果を述べた。将来の電子デバイスのナノスケールまでの微細化に向けた研究開発が国内外で積極的に進められているが、それに対応するような回路・システム技術の研究開発が求められている。このような背景の下、今後も微細デバイスの特性をうまく活用した革新的な集積回路技術を創出していきたいと考える。図3 Zero-IFフル・セグメント ISDB-T CMOS チューナIC のチップ写真(0.25μ m CMOSプロセス使用)[4]11

元のページ 

10秒後に元のページに移動します

※このページを正しく表示するにはFlashPlayer9以上が必要です