平成２１年度　実績報告書

14/156

研究部門成果報告インテグレーション支援部門インテグレーション支援部門●微細化・低電圧化指向 RF・アナログ集積回路技術の研究開発 CMOSデバイスの微細化に伴う高性能化をうまく回路性能に活かすことのできるRF・アナログ集積回路技術の研究開発の状況を報告する。本報告では、無線通信用途に焦点を当て、低雑音増幅器、ミキサなどのRF回路、A/D変換器に代表されるアナログ回路に関する研究成果を述べる。大阪大学大学院工学研究科電気電子情報工学専攻松岡 俊匡(a)(b)図1 0.5V動作FeedforwardΔ-ΣA/D変換器の (a)チップ 写真と(b)SNDR測定結果(180nm CMOSプロセス使用)1. はじめに 近年、無線通信の急速な技術進歩に従い、通信機器に内蔵される集積回路にもさらなる微細化、高速化、低消費電力化が望まれている。現在、このような要望に応える技術として、微細化による性能向上が期待できるCMOS RF回路技術の研究開発が盛んである。ITRS2007(International Technology Roadmap for Semiconductors, 2007 Edition)によれば、低動作電力デジタル回路の電源電圧が2016年に0.5Vにまで低下することが予想され、RF・アナログ回路についても0.5V程度までは低下する可能性がある。このような技術動向を鑑みて、電源電圧0.5V以下を目標として、無線通信用途に焦点を当て、微細CMOSデバイスの性能を活かすことのできるRF・アナログ集積回路技術の研究開発を目指している。 平成21年度の主な研究成果を以下に述べる。2. 0.5V動作FeedforwardΔ-ΣA/D変換器 キャパシタによる浮遊電圧源(SC-FVS,Switched Capacitor Floating Voltage Source)と順方向ボディ･バイアスにより低電源電圧でも高速セトリング可能なCMOSインバータで構成されたオペアンプを用いて、0.5V電源電圧動作4次Feed-forwardΔ-ΣA/D変換器を180nm CMOSプロセスで開発した(図1(a)参照)。78kHzの周波数帯域の信号を10MS/sでオーバーサンプリングした際に、71dBのSNDRが得られた(図1(b)参照)。この時の消費電力は860μWであった。3. 低電圧動作可変負荷ミキサの開発 微細化に伴い、低電源電圧動作と小面積化の両立がRF回路にも求められている。今回、南開大学(中国)との共同研究で、2段縦積み構造による低電圧動作を特長とする可変負荷ミキサを開発した(図2(a)参照)。180nmCMOSプロセスで、1V電源電圧、2.4GHz RF入力のダウンコンバージョン・ミキサとして、この回路を設計,試作し(図2(b)参照)、4.6dBmのIIP3という良好な線形性を1V電源電圧下でも有することを実証した.より微細なCMOSプロセスを用いることで、より良い性能をもつことが期待される。[1, 2][3]10

※このページを正しく表示するにはFlashPlayer9以上が必要です