平成２１年度　実績報告書

13/156

研究部門成果報告インテグレーション支援部門(a)高周波電力伝送回路の模式図(b)MOSの基板バイアス効果を利用した高効率整流回路図2 フィールドフォワード方式の連続時間ΔΣ変調回路図1 CMOS高周波無線給電回路3. フィードフォワード型連続時間ΔΣ変調器 Passive-RC積分器を利用したフィードフォワードを用いた2次CTΔΣ変調器を設計した。1段目には高利得を持つActive-RC積分器を、2段目にはオペアンプが不要なPassive-RC積分器を用いて2次のノイズシェーピング特性を持つループフィルタを構成した。従来型のActive-RC積分器のみを用いた変調器に比べ、オペアンプとDAC を1つ削減でき、小面積・低消費電力化につながる。しかし2段目のPassive-RC積分器は増幅を行わず信号を減衰させる特性であるため、既存手法では1段目のActive-RC積分器の出力振幅が大きくなってオペアンプが動作できる電圧の範囲を超える。提案回路では量子化器を3bitとし、その増幅特性を用いて減衰特性を補正することでこの問題を解決した。また、変調器入力からPassive-RC積分器にフィードフォワード経路を接続し、オペアンプ出力での入力信号成分を低減させている。これによりオペアンプ出力での電圧実効値を低減でき、オペアンプの最後段を小面積化が可能なる。フィードフォワード回路には実効的な抵抗としてスイッチドキャパシタ回路を用いることで、過大な抵抗を微小なキャパシタで実現でき、抵抗を用いた場合と比べ小面積回路構成の複雑さのトレードオフより2ビットの比較動作を採用した。2 ビット比較動作を採用したSAR-ADCの差動構成回路では4端子コンパレータ2つ、SubDAC1つを追加する構成である。従来のSAR-ADC では、 各比較において1つの比較電圧を用いて比較範囲を狭めていくが、提案回路では従来のSAR-ADC における奇数 回目の比較と偶数 回目の比較を同時に行うために、比較電圧が新たに2つ必要となる。この比較電圧はDACとSubDAC を利用して生成する。SubDACは低消費電力を実現するためにスイッチドキャパシタ回路で構成し, サンプル時に電荷を充電しそれ以後は電荷を放電して電圧を決定していく電荷分配方式を採用している. このマルチビット比較動作を採用することでおよそ2 倍の高速動作を実現できることを示した。b)R-C逐次比較ADコンバータ 逐次比較型AD コンバータ(ADC)の精度の要であるDACには抵抗とキャパシタを組み合わせて使用されていが、抵抗とキャパシタのDAC に割り当てるビット数配分は経験的に決定してきた。我々はビット数配分と積分非直線性(INL) の関係について解析を行い、さらに、各DAC に許容されるINLの配分を検討し、抵抗とキャパシタを組み合わせたDACの面積最適化に対する解析を行った結果、 上位DACとして1ビットの抵抗DACを用い、残りビットをキャパシタDACで担当する構成が最小面積で実現できることが分かった。化できる。この結果、フィードフォワード法にてオペアンプ出力での電圧実効値が16%低減でき、オペアンプの小面積化が可能となることを確認した。4. CMOS向け無線給電回路 近年、一つの小さなシリコンチップ上にさまざまな機能を持たせた微小解析システムが盛んに研究され、その中で使用するセンサ用回路も微小化、多機能化が進められている。しかし水中等の配線が困難な環境での駆動では,特に電力供給が問題となる。我々は,水中で駆動する小型センサ用シリコンチップに無線給電するための、オンチップ・インダクタを用いたトランス回路と、シリコンチップ上で直流電圧を生成する整流回路について検討し、シミュレーションを用いて動作を確認した.無線交流電圧から、受電側で回路を駆動する直流電源を得るには整流回路が必要となる。集積回路で使われる電界効果トランジスタの整流回路で必要とされるゲート閾値電圧を低減できる閾値電圧キャンセル型整流回路を用いた。この回路では、入力電圧の変動により、トランジスタのソース、ドレインが入れ替わることで基板バイアス効果により閾値電圧が変動する結果、結合キャパシタと蓄積キャパシタを充電することができ、直流電圧を出力することができる。本研究では、水中駆動するセンサ搭載シリコンチップへの無線電力供給を目指し、無線給電回路を設計し、シミュレーションを行った。その結果、水中で駆動する小型センサ用無線給電回路の動作を確認した。9

※このページを正しく表示するにはFlashPlayer9以上が必要です